PoP叠层贴装是什么？先分清两层连接和配套封装

PoP是Package-on-Package，即封装之间的叠装。它不能简单理解为把任意两颗BGA上下放在一起，也不同于在同一封装内部堆叠裸芯片。项目评审应从批准的上下层器件组合开始，而不是先讨论能否增加贴装高度。

一套PoP至少要核对两处连接

Micron的说明区分了面向配套处理器堆叠的PoP与其他多芯片封装。具体兼容组合必须由器件资料确认。（参考：Micron PoP与MCP常见问题。）

第一处连接是底层封装与PCB，第二处是顶部封装与底层封装的上部接口。两处可能有不同的球位、焊接材料和几何条件，不能只用底层BGA焊盘图完成整套评审。PCB引出、封装间连接和整机软件兼容也属于不同问题。

建议把底层封装的PCB侧球位图、底层封装的顶部接口图、顶部封装的底面球位图分别编号。表内同时写明图纸版本、观察方向和定位标记，再由设计方确认各接口的对应关系。照片或外形尺寸相近只能用于识别外观，不能代替球位和功能核对。

例如采购拟用另一颗存储器替换顶部器件时，应先取得新料号的配套依据，核对接口定义、供电和系统支持，再评审机械与装配条件。这是交接情景示例，不是已验证的替换案例。若只有供应商口头说明“大小一样”，应把兼容性保留为待确认项，不能直接沿用原来的贴装程序放行。

开发板可以启动，只说明在当时条件下完成了某些功能。它不能证明所有连接界面、温度条件或长期使用要求都已经验证。建议把启动、存储访问、接口及约定应力试验分开列出，保留程序版本和判定条件。

若需要用菊花链样件研究装配连接，应明确它代表的几何结构和连接路径。样件测试不能自动替代生产器件的完整功能验证，生产器件也不能替代已定义的工艺对比样件。

写清器件组合、两层连接、候选装配路线、关键风险、试产目标和需要返回的数据。供应商是否具备蘸涂、对位、测温和检查条件，应逐项确认。本文提供PoP技术评审方法，不将相关介绍作为8PCBA已完成特定PoP型号量产的声明。

准备相关板图、完整物料型号及本篇列出的关键条件后，可通过DFM工程评审入口提交资料。BGA与QFN组装评审的相关说明见服务页面，具体项目适配范围需单独确认。

资料核对日期：2026年10月3日。本文为工艺评审与排查参考，检查表为编辑整理；涉及型号的参数以相应原厂当前图纸及项目批准要求为准。