毫米波天线阵列PCB：从材料到布局的系统设计

随着5G毫米波商用网络的规模铺开、77 GHz汽车雷达的大规模量产以及6G技术研究的持续推进，毫米波天线阵列PCB设计已经从实验室课题演变为众多射频工程师日常面对的工程挑战。毫米波（mmWave）频段通常指30 GHz至300 GHz，其极短波长（1–10 mm）意味着天线单元可以做得很小，但也对PCB材料、加工精度和布局规划提出了近乎苛刻的要求。本文将系统梳理mmWave阵列设计从基板选型、单元设计、馈电网络规划到PCB布局的完整方法论，为电子工程师和射频工程师提供一套可落地的实践参考。

一、毫米波天线阵列PCB的材料选型：地基决定上层建筑

为什么普通FR4在毫米波频段”失效”

很多初次接触mmWave阵列设计的工程师会疑惑：为什么不能沿用FR4？答案藏在材料参数里。FR4的损耗角正切（tanδ）在10 GHz时约为0.02，到28 GHz时会进一步劣化至0.025以上。对于一段50 mm长的50 Ω微带线，在28 GHz频段，FR4基板上的导体+介质综合损耗可高达4–6 dB，这意味着超过一半的信号功率在到达天线之前已经转化为热量。

此外，FR4的介电常数（εr）随频率和温度变化显著，在毫米波频段会导致天线谐振频率漂移和阻抗失配，批量生产一致性极差。因此，毫米波天线阵列PCB几乎必然要选用专业的高频低损耗基板材料。

主流高频基板材料对比

目前毫米波天线设计中常用的基板材料主要来自三个体系：

① Rogers系列高频层压板

Rogers公司的材料是毫米波阵列Rogers方案中应用最广的选择。核心型号及参数如下：

型号	εr（10 GHz）	tanδ（10 GHz）	适用频段	特点
RT/duroid 5880	2.20 ± 0.02	0.0009	1–110 GHz	极低损耗，首选毫米波
RO4350B	3.48 ± 0.05	0.0037	1–40 GHz	性价比高，可与FR4压合
RO3003	3.00 ± 0.04	0.0010	至110 GHz	低εr，适合77 GHz雷达
RO3010	10.2 ± 0.30	0.0022	毫米波	高εr，适合小型化阵列
RO4003C	3.55 ± 0.05	0.0027	1–30 GHz	工艺成熟，量产首选

对于28 GHz 5G毫米波应用，RT/duroid 5880因其tanδ仅0.0009（约为FR4的1/20），是实现高效率毫米波天线阵列PCB的优先选择。而RO3003则凭借εr=3.0的低介电常数和接近RT/duroid 5880的低损耗，在77 GHz汽车雷达领域占据主导地位。

② Isola系列

Isola的I-Tera MT40（tanδ ≈ 0.0031 at 10 GHz）和Astra MT77（tanδ ≈ 0.0017 at 77 GHz）是另一类主流选择，后者专为77 GHz设计，正被越来越多的Tier 1汽车零部件供应商采用。

③ 陶瓷基板（LTCC/AlN）

低温共烧陶瓷（LTCC）和氮化铝（AlN）具有极高的热导率和机械稳定性，常用于毫米波模块的封装基板，但加工成本较高，一般用于高端相控阵或航空航天应用。

板厚选择：权衡损耗与辐射效率

天线阵列PCB布局设计中，基板厚度是另一个关键参数。理论上，薄基板有利于减少表面波（Surface Wave）激发，提升辐射效率；而厚基板则有利于拓宽天线带宽。对于贴片（Patch）阵列天线：

28 GHz设计：推荐使用Rogers RT/duroid 5880，板厚0.127 mm或0.254 mm
77 GHz设计：Rogers RO3003，板厚0.127 mm甚至0.1 mm（需与PCB厂确认最小可加工厚度）
多层板设计：毫米波天线层通常放置在最顶层，厚度严格控制；底层数字/电源层可使用较厚的FR4

二、毫米波天线阵列单元设计：从单元到阵列的性能跃升

天线单元类型的选择

mmWave array设计的基础是选择合适的天线单元形式。在毫米波频段，最常见的单元类型有以下几种：

① 微带贴片天线（Microstrip Patch Antenna）

贴片天线是毫米波天线阵列PCB中使用最广泛的单元形式，原因在于：

与PCB工艺完全兼容，加工成本低
低剖面，适合集成在产品机壳内
方便组成平面阵列，实现波束赋形

单个贴片单元的带宽通常为3%–5%（绝对带宽），这对于5G NR n257（26.5–29.5 GHz）频段来说略显不足，常用堆叠贴片（Stacked Patch）或U形槽贴片拓宽至10%以上。

② 偶极子天线阵列（Dipole Array）

水平极化偶极子阵列在基站侧广泛使用，能实现良好的前后比和稳定的方向图。毫米波偶极子通常采用印刷折叠偶极子形式，并配合反射地板实现单侧辐射。

③ 缝隙天线阵列（Slot Array）

如正如我们在[Rogers板材缝隙天线设计]中详细介绍的，缝隙天线阵列具有极低的交叉极化和优秀的辐射效率，在毫米波频段尤为适合。波导背腔缝隙阵列（Waveguide-backed Slot Array）可在77 GHz实现超过90%的辐射效率，是高精度雷达系统的首选。

④ 端射天线（End-fire Antenna）

当波束需要平行于PCB板面辐射时（例如边缘辐射的相控阵），Vivaldi天线和渐变缝隙天线是常用选择，在毫米波频段可实现10 dBi以上的增益。

阵列单元间距的关键约束

mmWave阵列设计中，单元间距（d）直接决定波束扫描范围和栅瓣（Grating Lobe）位置。根据阵列理论：

防止产生栅瓣的条件：d ≤ λ/(1 + |sinθmax|)
对于±45°扫描范围：d ≤ 0.585λ
对于±60°扫描范围：d ≤ 0.535λ

以28 GHz（λ≈10.7 mm在自由空间）为例，若要求±45°扫描，单元间距需 ≤ 6.25 mm。在Rogers RT/duroid 5880上（εr=2.2），波导内波长λg≈7.2 mm，实际天线尺寸会相应缩小，有利于实现更紧凑的天线阵列PCB布局。

此外，单元间距过小（< 0.4λ）会导致单元间的强互耦（Mutual Coupling），使扫描阻抗随波束角剧烈变化，匹配网络设计难度大幅增加。一般推荐在0.5λ至0.6λ之间取得平衡。

互耦效应的量化与控制

互耦是毫米波天线阵列PCB性能下降的主要原因之一，表现为：

有源反射系数（Active Reflection Coefficient）劣化：内圈单元与边缘单元的阻抗特性不同，导致全阵列匹配困难
方向图畸变：边缘单元辐射方向图与中心单元差异较大，引起副瓣升高
扫描盲角（Scan Blindness）：强互耦可能在特定扫描角度引起阵列全反射

降低互耦的工程方法：

引入EBG（电磁带隙）结构：在单元之间周期性刻蚀蘑菇型EBG，可使相邻单元隔离度提升5–10 dB
使用缺陷地结构（DGS）：在地平面上开槽，阻断单元之间的表面波传播
增大单元间距并采用超材料加载：在不增大栅瓣风险的前提下，通过加载负折射率材料等效拉大电气间距
差分馈电：采用差分信号驱动相邻单元，利用场的正交性减小互耦

三、mmWave阵列馈电网络设计：损耗与精度的极致平衡

馈电网络是毫米波天线阵列PCB中技术难度最高、对系统增益影响最显著的模块。对于一个N单元阵列，馈电网络需要将输入信号等幅（或加权幅度）、等相（或移相）地分配到每一个单元，同时将自身引入的插入损耗最小化。

串馈与并馈的选择逻辑

串行馈电（Series Feed）

所有单元串接在一条传输线上，结构简单，占用面积小
主要缺点：各单元的相位激励随频率变化（频率扫描现象），不适合宽频带工作
适用场景：固定波束的线阵，如77 GHz雷达中的发射阵列

并行馈电（Parallel/Corporate Feed）

采用功分器树形网络（如Wilkinson功分器级联）实现等长路径馈电
相位一致性好，带宽宽，适合波束赋形和相控阵
缺点：馈线总长度大幅增加，在毫米波阵列Rogers板材上仍有显著损耗

以一个16单元（1×16）阵列为例，采用4级二分功分器树形网络，馈线总长度约为15λ至20λ。在28 GHz的Rogers RO4350B上，每厘米微带线损耗约0.15 dB，15 cm馈线（约14λ）引入超过2 dB的馈网损耗。对于大规模mmWave array（如64单元或256单元），馈网损耗甚至可达4–6 dB，是系统链路预算中不可忽视的关键损耗项。

Wilkinson功分器在毫米波频段的实现

Wilkinson功分器是天线阵列PCB布局中最常用的功率分配器，其优点是在等分情况下输出端口之间具有良好的隔离度（理论上无限大）。毫米波频段Wilkinson功分器的设计要点：

关键设计参数：

四分之一波长变换臂的特征阻抗为 Z = √2 × Z₀ = 70.7 Ω（对于50 Ω系统）
隔离电阻R = 2Z₀ = 100 Ω，毫米波频段需使用0201或01005封装的精密薄膜电阻

毫米波频段特殊挑战：

28 GHz时λ/4线长仅约2.7 mm（Rogers RO4350B，εr=3.48），对蚀刻精度要求极高
焊盘和过孔的寄生参数不可忽视，必须在仿真中建立完整的电磁模型
建议采用差分Wilkinson结构减小偶模反射

替代方案：对于集成度更高的设计，可考虑采用**巴特勒矩阵（Butler Matrix）**馈电网络，它在实现固定波束扫描的同时，通过正交性消除端口间信号的干扰，并且所有路径损耗相等。根据IEEE Microwave and Wireless Components Letters相关研究，28 GHz 4×4巴特勒矩阵在Rogers RT/duroid 5880上可实现插入损耗低于1.5 dB（不含传输线损耗）。

相控阵中的移相器集成方案

真正的mmWave阵列设计往往需要每个通道独立可控的移相器，以实现动态波束扫描。目前主流方案有：

① 射频MEMS移相器

毫米波损耗极低（< 1 dB per bit at 28 GHz）
功耗几乎为零（静电驱动）
缺点：封装复杂，可靠性和切换速度受限
代表产品：Menlo Microsystems MM5130

② GaAs/GaN MMIC移相器

工作频段高（可达W波段，94 GHz）
切换速度快（ns级）
典型代表：Analog Devices ADPH5011（28 GHz，5-bit）
集成进毫米波天线阵列PCB时需注意与天线层的垂直互联设计

③ 硅基数字移相器（SiGe/CMOS）

高集成度，成本低，适合大规模消费级相控阵
Ericsson、华为等5G基站芯片大量采用65 nm CMOS工艺实现片上移相器
移相精度（LSB）通常为5.625°（6-bit），满足±45°扫描要求

四、天线阵列PCB布局规划：从仿真到量产的系统工程

多层叠层设计策略

天线阵列PCB布局的叠层设计是整个项目的顶层架构决策，一旦确定后修改代价极大。毫米波阵列的典型叠层策略如下：

方案一：纯Rogers单层/双层板

适合天线测试板、小型4单元验证模块
成本低，加工周期短
局限：无法集成射频芯片和数字控制电路

方案二：Rogers + FR4混压多层板

顶层1–2层：Rogers高频板，用于天线辐射贴片和馈电微带线
中间层：Rogers或低损耗RO4350B，用于射频走线和功分器
底层：FR4多层，用于数字控制、电源管理、接口电路
优点：射频性能与成本的最佳平衡，是5G AAU（有源天线单元）的主流方案

方案三：AiP（Antenna-in-Package）

天线直接集成在芯片封装基板上，采用HDI有机基板或LTCC
极高集成度，体积最小
目前高通QTM525、联发科M80等5G毫米波模组均采用此方案
适合手机、CPE等对体积敏感的终端设备

关键布局规则详解

① 天线区域保护

毫米波天线阵列PCB布局中，天线辐射孔径区域（Antenna Aperture）下方必须严格禁止走任何信号线和覆铜。建议规则：

贴片天线下方（介质基板范围内）禁止任何非天线地平面的金属层
天线四周设置1.5λ以上的净空区，防止机械结构件和高度元件遮挡波束
移相器、低噪声放大器（LNA）、功率放大器（PA）等有源芯片应布置在天线背面

② 射频走线规范

毫米波频段的射频走线需极度谨慎：

微带线宽度公差：±0.025 mm（要求LDI激光直接成像工艺）
走线尽量短直，弯折处使用45°或圆弧，避免直角（直角在毫米波频段引入显著反射）
过孔（Via）数量最小化，每个过孔在28 GHz引入约0.1–0.3 dB插入损耗
差分对走线长度匹配误差 < 10 mil（约0.25 mm）

③ 接地系统设计

完整、低阻抗的接地系统对mmWave array性能至关重要：

天线地平面应为连续完整的铜皮，不得有任何切割或挖空
过孔墙（Via Fence/Via Wall）：沿微带线两侧以λ/4间距排列接地过孔，防止平行板模式激发
高速数字地与射频地在毫米波设计中必须单点连接，防止数字噪声耦合进射频链路

④ 热设计

大规模mmWave阵列设计中，PA阵列的热耗散是不可回避的问题。以64通道相控阵为例，若每个PA效率20%、输出功率20 dBm（100 mW），总热耗可达 64 × 0.4 W = 25.6 W，集中在很小的面积上。设计策略包括：

采用嵌入式铜块（Embedded Copper Coin）直接导热至散热器
Rogers板材虽然热导率较低（约0.2 W/m·K），但通过密集过孔阵列可建立热通道至金属背板
功率密度超过1 W/cm²时，建议引入液冷或热管方案

仿真验证与信号完整性分析

天线阵列PCB布局完成后，需要进行以下层次的仿真验证：

天线层电磁仿真（EM Simulation）

工具：Ansys HFSS / CST Studio Suite
内容：单元有源S参数、阵列方向图、增益、效率
输出：各单元端口的S矩阵（SnN），导入电路仿真使用

电路级联合仿真（Circuit-EM Co-simulation）

工具：Keysight ADS + Momentum / HFSS SBR+
内容：馈电网络+天线+移相器的级联系统仿真
重点验证：扫描时的有源输入阻抗变化、移相误差对副瓣的影响

信号完整性仿真（SI/PI Analysis）

工具：Cadence Sigrity / Ansys SIwave
内容：电源分配网络（PDN）阻抗、数字信号串扰、去耦电容布局优化
确保数字噪声在毫米波频段的频谱泄漏低于天线接收灵敏度

五、PCB加工工艺与测试验证：把性能从设计变成现实

关键加工工艺指标

毫米波阵列Rogers板材的加工比普通FR4 PCB有更严格的工艺要求，工程师在提交文件（Gerber）前需与PCB厂商充分对齐以下关键参数：

蚀刻精度

毫米波微带线典型线宽：0.2–0.5 mm（Rogers RO4350B，50 Ω，0.254 mm厚）
要求线宽公差 ≤ ±0.025 mm，必须采用LDI（激光直接成像）工艺
相比传统菲林曝光，LDI可将对准精度从±0.1 mm提升至±0.015 mm

铜箔表面粗糙度

在毫米波频段，由于趋肤深度（Skin Depth）仅为0.5–1 μm，铜箔表面粗糙度（Rq）对损耗影响显著
建议采用低轮廓（VLP，Very Low Profile）或超低轮廓（HVLP）铜箔，Rq < 0.5 μm
Rogers RT/duroid 5880标准配置即为低轮廓电解铜箔，可满足77 GHz以下设计需求

板厚公差

Rogers官方规格：±0.013 mm（0.127 mm板厚），±0.025 mm（0.254 mm板厚）
实际加工中需要求PCB厂提供每批板材的实测介电常数报告（IPC-TM-650标准）
批次间介电常数变化 > 0.05 会导致谐振频率漂移超过100 MHz（28 GHz频段）

过孔质量

毫米波设计中的微过孔（Microvia）直径通常为0.1–0.15 mm，要求激光钻孔
孔壁铜厚度 ≥ 20 μm，确保毫米波信号垂直互联的低损耗传输
盲孔/埋孔设计需严格控制钻孔深度公差，建议要求PCB厂进行X射线切片验证

实测流程与常见问题诊断

加工完成的毫米波天线阵列PCB样品需经过以下测试流程：

Step 1 — 无源器件参数测试（VNA测试） 使用矢量网络分析仪（如Rohde & Schwarz ZVA67或Keysight N5247B），在片上探针（On-wafer Probe）或夹具校准后，测量馈电网络的S参数。重点指标：

输入端S11（反射系数）在目标频段内 < -10 dB
功分器各端口幅度不平衡度 < 0.5 dB，相位不平衡度 < 3°

Step 2 — 天线辐射参数测试 在微波暗室或近场天线测试系统（如Satimo StarLab）中进行：

测量E面和H面方向图，与仿真比对波束宽度和副瓣电平
测量天线增益（与标准增益喇叭天线对比）
计算总辐射功率（TRP）和总全向灵敏度（TIS）——这是5G终端认证（3GPP TR 38.810）的核心指标

Step 3 — 常见问题诊断

现象	可能原因	排查方法
谐振频率整体偏移	介电常数与设计值偏差	对比实测εr与PCB厂报告
增益低于仿真3 dB以上	馈电网络损耗超预期	单独测试馈网S21
方向图不对称	馈电相位不平衡或地平面缺陷	检查过孔对称性和地连续性
扫描端口隔离度差	单元互耦过强	重新仿真有源S参数
宽温性能劣化	介电常数温度系数（TCεr）过大	换用Rogers低TCεr型号

结语：系统思维是mmWave阵列设计成功的关键

毫米波天线阵列PCB设计是一项真正意义上的系统工程，它要求射频工程师不仅熟悉电磁场理论，还需要深入理解PCB材料科学、微波电路设计、封装工艺以及测量技术。任何一个环节的疏漏——无论是材料选型的失误、布局规则的忽视，还是加工工艺的失控——都可能导致整个mmWave阵列设计项目的失败。

回顾本文的核心内容：

材料选型：Rogers RT/duroid 5880和RO3003是毫米波频段的首选，tanδ和εr稳定性是核心判断指标
单元设计：贴片天线是毫米波天线阵列PCB的主流选择，单元间距控制在0.5λ–0.6λ，互耦抑制至关重要
馈电网络：Wilkinson功分器和巴特勒矩阵是常用馈电架构，毫米波馈网损耗需纳入链路预算
PCB布局：多层混压叠层、天线净空保护、过孔墙接地、精密蚀刻工艺，每一项都直接影响最终性能
测试验证：从VNA无源测试到暗室方向图测量，完整的测试流程是产品定型的必要步骤

值得关注的是，根据Yole Group发布的《Millimeter Wave Technology Report 2024》相关预测，全球毫米波相控阵模组市场规模将在2027年前突破50亿美元，5G基础设施、汽车雷达和卫星通信将是三大驱动力。这意味着掌握天线阵列PCB布局和mmWave array设计能力的工程师，将在未来几年迎来显著的职业发展红利。

如果你正在开展毫米波天线阵列PCB项目，欢迎在评论区分享你遇到的具体技术挑战，或者将本文转发给团队中的射频工程师和PCB设计同事，一起探讨更优的工程实践方案！

延伸阅读推荐：

正如我们在[Rogers板材缝隙天线设计与优化]中介绍的，Rogers基板的选型逻辑同样适用于毫米波贴片阵列场景
正如我们在[5G基站有源天线单元（AAU）PCB设计要点]中提到的，混压叠层工艺是兼顾性能与成本的关键技术路线